电源管理平衡性能和消耗

一目了然 芯片电源管理 嵌入式控制 泄漏功率 多核处理器 应变硅

越来越多的晶体管和越来越多的性能被压缩到物理尺寸越来越小的芯片级产品(以及嵌入式微处理器)中，这揭示了一个关键的功耗问题。随着硅器件生产不断缩小到90纳米(nm)、65纳米，甚至更小的工艺节点，功耗而不是运行速度正成为性能瓶颈。

芯片电源管理的一个基本原则是，这些设备的所有功能或资源不需要同时或一直供电。各种各样的技术被应用于实现这一原则。此外，创新的新方法正在研究中，以降低硅衬底、工艺和系统级别的功耗。

这个问题令人生畏;解决方案的前景是很高的。

多核运动

能够修改功能以适应操作条件是控制电力使用的一种方法。英特尔公司(Intel Corp.)在这一领域的最新举措是采用多核技术——在一个硅晶片或芯片上集成多个独立的处理核心。该架构允许芯片上灵活的电源分配;例如，一个核心可能正在执行多线程，而在给定的应用程序中，另一个核心的部分被关闭以降低功耗。拥有两个(或更多)可用内核可以增加调整电源使用的整体灵活性。

英特尔基础设施处理部门的市场经理Phil Ames解释说:“一种‘核跳跃机制’可以将任务分配到多个核上，从而将功耗分散到更大的芯片区域。多核处理器(也)可以以更慢的速度进行计时，并提供更低的电压，从而提高每瓦性能。”他补充说，虽然单核芯片也可以在较低的速度和电压下运行，但关闭和打开功能的能力却没有那么高效。

英特尔进一步指出，较低的运行速度/电压和更多的分布式任务降低了这些设备“维持可靠性所需的热解决方案的成本”，因为它们不像单核设备那样受到热压力。

据说AMD Opteron处理器独有的五种功率状态有助于降低平均CPU核心功率，以匹配应用程序的性能。电压降压是功率降低的主要因素。

高级微设备公司(Advanced Micro Devices Inc.)也在转向双核技术。AMD Opteron的产品经理Brent Kerby解释说，在同一个芯片上放置另一个核心并不会显著改变功率和热包，因为AMD64架构“从一开始就考虑了多核”。通过将额外的核心适当地集成到体系结构中，可以降低功耗。这是怎么做到的?稍微降低核心级电压和频率，以获得额外的核心带来的性能。“在速度、电压和电力使用之间的权衡一直在进行，”他说。重要的是，最大功率保持在95w(单核和双核)，这包括为内存控制器供电。据Kerby说，这比竞争对手的芯片产品要低得多。

Kerby说:“在服务器部分使用多线程工作负载时，在功耗和热需求变化最小的情况下增加更多的内核，可以提高计算性能，潜在地减少给定平台中所需的能耗处理器数量。”

AMD认为处理器电源管理技术在过去几年中已经引起了广泛关注。他表示，在服务器领域，一些项目仍有待优化，以提高芯片级的能源效率。一些平台级基础设施也可以从效率改进中受益。Kerby列出了内存技术、处理器和内存的稳压模块，特别是电源——其中许多只能提供70%的效率——属于这一类。

一个日益严重的问题

飞思卡尔半导体公司(Freescale Semiconductor Inc.)认为，电源管理对设计工程师来说是一个日益增长的问题，尽管这个问题是可以解决的。飞思卡尔16/32位消费者和工业运营全球营销经理Jeff Bock表示，如果硅和硬件开发允许设计师“有选择性地选择”功能、速度和运行时间，那么这是可以管理的。

根据Bock的说法，存在两种基本的解决方案路径，需要同时实施。首先，硬件选项可用于灵活的电源管理。例如，飞思卡尔的ColdFire微控制器系列等芯片提供了一系列电源管理方法，其中包括:

• 灵活的时钟门控(能够在芯片级和核心部分关闭时钟，取决于应用);

• 电源管理模块关闭芯片不被使用的部分;而且

• 旁路时钟以接近直流电平(远低于1 kHz)运行某些部件，以实现超低功耗操作，这是标准时钟不可能实现的。

“选择带有电源管理选项的处理器，打开了管理电源难题的大门，”博克说。

其次，设计人员需要知道如何启用各种处理器选项以实现最佳功耗使用。这需要工具(编译器、调试器)、培训和辅助材料，比如应用程序注释或其他基于Web/纸质的工具来帮助设计人员。“软件设计技术也可以加入到等式中;编写代码以高效、快速地运行，并最大限度地减少系统资源的使用，也会极大地影响系统的功耗，”Bock说。

寻址空闲模式

Atmel Corp.是先进半导体和微控制器(mcu)的领先开发商，也积极参与电源管理技术。其最近的AVR picoPower技术解决了许多大部分时间处于空闲模式的应用程序，例如电池供电设备;然而，它们的一些功能即使在睡眠模式下也会产生无用的电量。

与竞争对手的控制器相比，搭载picoPower的mcu拥有更高的低功耗。典型的当前使用量降至340

picoPower技术的显著特点之一是一个褐变检测器(BOD)，不寻常之处在于它有自己的睡眠模式。bod检测电源的工作电压阈值，并在电源故障时提供复位信号，防止有价值的数据丢失和控制器损坏。bod分为以下几种，Bård AVR产品经理M. Pedersen解释说:“性能/精度非常低的零或低功率单元;以及更快、更精确但更耗电的设备。”此外，大多数bod在处理器睡眠模式下保持活动状态。Atmel表示，这导致了显著的功耗消耗，特别是对于电池供电的设备，导致大多数低功耗MCU制造商在BOD中选择更低的电流消耗而不是速度和精度。

Atmel的另一种方法允许在睡眠模式下自动禁用BOD，当不需要该功能时。然而，电路的快速响应(2h)提供了优越的保护，大大减少了功耗，”Pedersen补充道。

英特尔在其解决方案中提到有源电源管理在应用程序不需要模块时，通过“休眠”设备或系统中的模块来降低电源需求的方法。例如，“增强型英特尔SpeedStep技术”允许动态调整处理器电压和核心频率，从而减少功耗，从而减少热量产生，从而改善音响效果，因为系统级风扇不需要旋转得那么快。此外，英特尔酷睿双核处理器中的一种新的节能机制(照片)使双核设备的共享缓存能够动态地将其信息行刷新到系统内存中——取决于需求或在非活动期间。英特尔的艾姆斯表示:“一旦数据保存到内存中，就会关闭缓存通道，从而节省电力。”“这是在不影响用户对足够性能的感知的情况下完成的。

长期的方向

“微处理器只占整个系统功耗需求的一部分，工程团队必须评估它的所有方面以及(与之相关的)预期性能水平。一旦理解了需求，就可以重新分配/卸载特定功能，以平衡性能与电源效率和/或占地需求。”

除了多核技术之外，英特尔还积极开发其他能效方法，比如降低漏电流。Ames提到了使用高k介电材料和不同的栅极金属来对抗漏电流的工作，这个问题在较小的硅工艺节点中变得至关重要。使用高k电介质，英特尔声称泄漏电流比传统二氧化硅电介质少100倍。

另一种提高电源效率(和芯片性能)的新方法是迫使半导体材料中的硅原子分开，以减少电子流动的限制。它被称为“应变硅”，产生更低的功耗和更少的热量。Ames指出，使用英特尔专有的应变硅可以减少5倍的泄漏电流，随着公司规模扩大到65纳米工艺，使用第二代应变硅可以进一步减少4倍。

研究了飞思卡尔MCF5213器件在运行和等待/打盹两种低功耗模式下的工作频率对功耗的影响。SRAM版本在所有频率上消耗的功率都比闪存低得多。在房间里进行了测量 温度。

在AMD，正在进行的电源管理方法包括从粒度性能状态(降低核心电压和频率)到细粒度方法。这包括块级，其中某些芯片部分可以在未使用期间以最佳方式关闭，以及在单个晶体管上进行时钟门控，例如，根据Kerby的说法，这将“电源管理发挥到最大程度”。“这些技术将比现在更广泛地应用于CPU以外的设备。”

其中一个外部设备，内存控制器，已被AMD集成到处理器中，以获得内存与CPU、I/O与CPU、CPU与CPU的直接连接的好处，以实现更线性对称的多处理，以及更低的功耗。Kerby强调，AMD双核Opteron处理器的最大功率(95w)包括内存控制器。

与电源管理相关的其他因素，如占用空间、泄漏电流或开发工具的角色，在定义每一代产品的功能时都要进行加权和考虑。Kerby补充道:“我们采取系统的方法，将我们的努力集中在能够提供最大改进的领域。”

作为一家硅片制造商，飞思卡尔从三个方面的创新角度来看待功率控制:工艺技术、更灵活的新芯片设计以及围绕其架构优化系统功率的培训/工具。工艺技术包括在所有性能水平上继续降低设备的泄漏电流和运行电流——对于性能较低的设备来说，这一任务“本质上更简单”，Bock解释道。

Bock说:“更新的尖端工艺技术(90nm)固有的泄漏量比更成熟的工艺高，因此管理泄漏电流是至关重要的。”“然而，新工艺通常在较低的电压下工作，因此对于相同数量的晶体管，它们的运行电流往往更容易管理。”但是，增加更多的功能将使管理运行电流变得更加困难。

芯片设计的创新包括更大的灵活性和更快地打开/关闭芯片部分(或整个芯片)的选项，以及前面提到的灵活的时钟选项。根据Bock的说法，使用这些技术加上低功耗存储器，如DDR-SDRAM(双数据速率同步动态随机存取存储器)，可以大大降低整个系统的功耗。目前，工具创新主要集中在为低功耗系统设计提供培训和应用说明。他还提到飞思卡尔模拟器工具将在不久的将来推出，它可以估计芯片功耗并显示给用户。

系统视图

虽然本文侧重于芯片/处理器级别，但电源管理具有更广泛的作用。英特尔采取了这样一种整体的方法，提到多核架构还可以在系统/机架级节省电力。“通过将多个执行核心与商用虚拟机监控软件相结合，开发人员可以在一个平台上支持多个操作系统，”Ames说。一个核心可以处理实时操作系统(RTOS)，而另一个核心运行非RTOS。他解释说，这种方法还允许整合专用服务器(每个服务器支持单独的软件环境)，节省电力和机架空间。英特尔提供多核处理器，其中包括支持虚拟化环境的技术。

电源管理必须考虑到各种系统元素的效率:电压调节模块(vrm)、内存设备和处理器。Ames总结道:“一个优秀的MIPS/watt处理器解决方案可能会受到糟糕的VRM设计或过于耗电的内存解决方案的阻碍。”

飞思卡尔的博克指出了低功耗、低占空比应用程序的一个典型问题:最小化处理器的唤醒时间。他解释说，由于在每个唤醒周期中必须完成固定数量的工作，如果与低端处理器相比，更高效、更强大的处理器可以在25%的时间内完成所需的工作，那么它最终可以节省系统功耗。他说:“即使运行状态下的功耗稍微高一些，这也是正确的。”

Bock继续说道:“漏电流往往是最积极的低功耗应用的主要因素，在这些应用中，电池寿命需要延长多年。这里的典型问题是平衡运行状态(效率)和休眠状态(泄漏/停止电流)所消耗的功率。此外，编译器和软件工具的可用性有助于设计人员最大限度地减少运行模式下的功耗，并最大限度地提高电源管理模式的灵活性，这通常是最小化整体系统功耗的关键，他补充道。

德州仪器公司(Texas Instruments Inc.)也采取了全面的立场。TI使用SmartReflex技术管理电源，该公司将其描述为“智能和自适应硅、电路设计和软件的结合，旨在解决较小工艺节点的电源和性能管理挑战。”

SmartReflex所包含的技术包括记忆和逻辑保留单元支持动态电源切换，无状态损失(减少泄漏和工作电压);传感器随着硅工艺和温度的变化而动态调整电压;泄漏管理，可根据活动进程切换至低功耗模式，减少耗电量;工作负载监控和预测；而且网桥电源管理用于dsp和其他核心。

TI表示，虽然SmartReflex在硅级降低了静态泄漏功率，但它也可以在系统级工作，协调多个处理核心、硬件加速器、功能块和外围设备的功耗和性能。TI提供的部分产品是电源管理单元库，它提供了一种详细划分设备电源域的方法。一个开放的软件框架可用于“低级硬件技术之间的智能协调”;它还提供了与基于操作系统和第三方电源管理软件的兼容性。SmartReflex的片上系统设计方面包括高级功能:自适应电压缩放，动态电源开关,备用泄漏管理．

SmartReflex技术被集成到德州仪器的新工艺节点(90nm及以下)的芯片器件中，正在显示其效果。TI报告称，使用SmartReflex的OMAP2420多核应用处理器功耗降低了40倍(性能增强)。TI在电源管理方面的其他正在进行的研究有望更大幅度地降低晶体管漏电功率。

可以解决的问题

虽然在芯片尺寸不断缩小的情况下，对更多板载功能的需求令人生畏，但业内专家一致认为，电源管理问题是可以解决的。

为了管理电源，芯片设计人员意识到，并非所有的芯片资源都需要同时使用，也不是一直都需要。为了充分实现这一概念，未来硅器件将结合前瞻性设计、增强的芯片架构以及硬件和软件创新来管理电源。设计师的创新思维也将发挥作用。

您是否具有本内容中提到的主题的经验和专业知识?你应该考虑为我们的CFE媒体编辑团队做出贡献，并获得你和你的公司应得的认可。点击在这里开始这个过程。