ChipX推出内置IP的CX6000结构化asic

加利福尼亚州圣克拉拉ChipX推出了新的CX6000系列12个结构化asic，据称该系列提供了首个简化集成的完整USB子系统。据报道，这些增加到该公司的结构化ASIC的8金属，0.13微米工艺，通过将硅验证的IP子系统集成到结构化ASIC结构中，加快了上市时间，降低了风险。

该公司表示，首批12台CX6200设备集成了用于USB 2.0高速移动(OTG)应用的行业标准PHY。ChipX将提供一个单周期每时钟指令80515处理器，最高可达200 MHz，以及一个USB控制器，已被证明可以通过IP合作伙伴与PHY合作。PHY和控制器的结合已经实现了USB-IF在硅兼容。据报道，CX6200是PC外围设备、成像、消费者、安全以及各种工业应用的理想选择。

ChipX营销副总裁Elie Massabki解释说:“通常情况下，寻求将USB功能构建到ASIC的设计人员必须购买PHY、控制器和处理器，将它们集成到设计中，开发软件，然后通过合规测试运行整个解决方案。”“这个过程艰巨、耗时，充满风险，因为不同的IP块可能无法很好地通信。通过为客户提供完整、合规的解决方案，我们可以减少他们的芯片集成工作，缩短他们的开发周期，最大限度地提高他们设计成功的机会。”

此外，CX6200还能够通过使用ChipX SideChip方法进入高度细分的市场，这种方法是一种结构化的ASIC，位于主ASIC旁边，为系统架构提供集成缓解和灵活性。在越来越多的系统中，标准不断变化，市场被分割，设计人员经常需要扩展系统的功能。然而，许多公司无力为每个市场重新配置主系统芯片或制造新芯片。据报道，通过在带有嵌入式USB接口的SideChip上安装附加功能，设计人员可以满足不断变化的市场需求，并以最小的努力延长现有系统的寿命。

总体而言，该公司的CX6000系列使用其经过硅验证的X-Cell架构。该公司表示，与尺寸较小的可编程设备相比，这种架构的高度颗粒化和高效架构提供了更高的门密度和更低的设备成本。新的ChipX产品系列可以根据用户在密度和上市时间方面的优先级定制两层、三层或四层金属。CX6000还配备了可配置的I/ o，具有广泛的功能，包括LVTTL, LVCMOS, SSTL18/2/3, HSTL, LVDS, LVPECL, XOSC, PCI, PCIX和双数据速率。I/ o可以用许多参数进行编程，并可以单独配置为输入、输出、双向、电源或接地。

同时，CX6200产品线提供140k至1.8M ASIC门，高达1.2 Mbits的嵌入式高密度SRAM和250 MHz的最大工作频率。它还增加了四个可配置的低抖动锁相环，输出频率从10 MHz到1 GHz。

控制工程每日新闻台
吉姆·蒙塔古，新闻编辑
jmontague@reedbusiness.com

您是否具有本内容中提到的主题的经验和专业知识?你应该考虑为我们的CFE媒体编辑团队做出贡献，并获得你和你的公司应得的认可。点击在这里开始这个过程。